来源：倍可亲(backchina.com)
日前，中科院微电子所集成电路先导工艺研发中心在下一代新型FinFET逻辑器件工艺研究上取得重要进展。微电子所殷华湘研究员的课题组利用低温低阻NiPt硅化物在新型FOI FinFET上实现了全金属化源漏（MSD），显著降低源漏寄生电阻，从而将N/PMOS器件性能提高大约30倍，使得驱动性能达到了国际先进水平。
基于本研究成果的论文被2016年IEEE国际电子器件大会（IEDM）接收，并在IEDM的关键分会场之一——硅基先导CMOS 工艺和制造技术（PMT）上，由微电子所的张青竹做了学术报告，并得到IBM和意法半导体技术专家的赞扬和认可。
在工艺上落后于国际大厂
一直以来，中国境内晶圆代工厂在技术上落后于Intel、台积电、格罗方德、三星等国际大厂，除了受限于瓦森纳协定无法从西方采购到最先进的半导体设备之外，在工艺上落后于西方也是很重要的原因。工艺有多重要呢？就以28nm poly/SiON、28nm HKMG以及28nm SOI来说，虽然同为28nm制程，但由于具体工艺的区别，导致采用不同工艺的芯片在性能上会有差异。
考虑到如果将意法半导体的28nm SOI和中芯国际的28nm HKMG对比可能会有不同晶圆厂带来的变量，那么以同采用台积电28nm LP工艺、28nm HPC/HPC+工艺、28nm HPM工艺生产的芯片来比较，采用28nm LP工艺的芯片显然在性能上逊色一筹，这也是当年采用28nm LP工艺的高通骁龙615在性能和功耗控制上逊色于采用28nm HPM工艺的联发科6752和采用28nm HPC工艺的麒麟930的原因之一。
而在工艺上，国内晶圆代工厂也是落后于Intel、台积电、格罗方德、三星等国际大厂的。举例来说，某自主CPU公司采用了某境内代工厂的40nm LL工艺，然后由于工艺性能有限，境内代工厂的40nm LL工艺比意法半导体的65nm GP工艺还慢30%……
再比如某合资CPU公司在承接了核高基专项后，由于核高基的要求必须采用境内工艺，然而在采用境内28nm制造工艺流片后，CPU的主频连1GHz都不到，随后就去台积电流片了，虽然同样是28nm制程，但台积电就能把主频做到1.2GHz以上，挑一挑体质好的，主频最高可以到2GHz……
另外，除了在工艺上长期落后于国际大厂，国内晶圆厂的工艺大多是技术引进的，而非自主研发，这一方面要付出不菲资金，另外还不得不签一箩筐的各种限制性条款，这会带来不少恶果。要开发出性能优越的的EDA工具，就离不开和先进工艺相结合，国内自主工艺很少有深亚微米的工艺，大多是180nm和130nm。虽然中芯国际有40nm，而且宣称有28nm，但可能没有量产过，或者量产的都是小芯片。而引进的工艺都签过协议，这就对国内EDA公司的技术进步和发展造成了障碍。
因此，自主研发的工艺就弥足珍贵了。在此之前，国内也提出过S-FinFET、后栅纳米线及体硅绝缘Fin-on-insulator FinFET等创新技术，但大多逊色于主流FinFET工艺。而本次微电子所实现的新工艺，则在性能上达到国际先进水平。
FinFET和胡正明
在介绍微电子所开发出的新工艺之前，先介绍下FinFET和FD-SOI工艺。
FinFET中Fin指的是鳍式，FET指的是场效应晶体管，合起来就是鳍式场效应晶体管。在FinFET问世前，一直在使用MOSFET，但由于当栅长小于20nm的情况下，源极和漏极过于接近且氧化物也愈薄，这很有可能会导致漏电现象。就在部分业界认为制造工艺会止步不前，摩尔定律即将失效的情况下，一位华人科学家与其同事共同发明的两项技术使制造工艺得以向20nm以下延续。
胡正明教授（上图）国籍为美国，1947年7月出生于中国北京，1973年获美国加州大学伯克利分校博士学位，1997年当选为美国工程科学院院士。2007年当选中国科学院外籍院士。在十多年前，在美国国防部高级研究计划局的资助下，胡正明教授在加州大学研究如何将CMOS技术拓展到25nm领域。胡正明教授及其同事的研究结果是，要么采用FinFET，要么走基于SOI的超薄绝缘层上硅体技术。
在1999年和2000年，胡教授及其团队成员发表了有关FinFET和UTB-SOI（FD-SOI）的论文，由于当时胡正明教授及其团队认为鲜有厂商可以把SOI基体做到5nm，或者说等人们具备这种技术能力时，FinFET技术可能已经得到了充分的发展，所以包括Intel、台积电等一大批厂商都选择了FinFET。凭借在FinFET等技术创新上的贡献，在2000年，胡正明教授获得美国国防部高级研究项目局最杰出技术成就奖。在2015年，胡正明教授还荣获美国年度国家技术和创新奖。
根据胡正明教授的介绍，FinFET实现了两个突破，一是把晶体做薄并解决了漏电问题，二是向上发展，晶片内构从水平变成垂直，也就是把2D的MOSFET变为3D的FinFET。而这种做法有怎样的效果呢？台积电就曾表示：16nm FinFET工艺能够显著改进芯片性能、功耗，并降低漏电率，栅极密度是台积电28nm HPM工艺的两倍，同等功耗下速度可以加快超过40％，同频率下功耗则可以降低超过60％。
值得一提的是，被三星挖走的前台积电员工梁孟松的博士论文指导教授就是胡正明，想必这也是三星能够在14nm FinFET上实现大跃进的原因之一吧。
FD-SOI非主流并不意味着落后
相对于在晶体管上做文章的FinFET，SOI工艺则着眼于晶片底衬。
SOI (Silicon-On-Insulator绝缘体上硅)是指绝缘层上的硅，是一种用于集成电路的供应商制造的新型原材料。SOI技术作为一种全介质隔离技术，可以用来替代硅衬底。FD-SOI就是在衬底上做文章，在晶体管相同的情况下，采用FD-SOI技术可以实现在相同功耗下性能提高30%左右，或者在相同性能下，功耗降低30%左右。
根据格罗方德公布的数据：
22nm FD-SOI工艺功耗比28nmHKMG降低了70%；
芯片面积比28nmBulk缩小了20%；
光刻层比FinFET工艺减少接近50%；
芯片成本比16/14nm低了20%。
如果格罗方德发布的数据属实，那么22nm FD-SOI拥有堪比14/16nm FinFET的性能和功耗，但芯片的成本却与28nm相当。而且格罗方德还表示：若是将制程提升到14nm，相对于28nm SOI会有35%的性能提升，功耗也会降到原来的一半。
另外，SOI还具有了较高的跨导、降低的寄生电容、减弱的短沟效应、较为陡直的亚阈斜率，与体硅电路相比，SOI电路的抗辐照强度提高了100倍。在高温环境下，SOI器件性能明显优于体硅器件。
那么，为何FinFET会成为主流，即便是掌握了22nm FD-SOI工艺的格罗方德还是购买了三星的14nm FinFET技术授权呢？原因就在于采用SOI工艺成本较高，而且现阶段Intel和台积电在硅衬底上能够做出满足要求的芯片，所以依旧使用硅衬底，台积电市场份额巨大，而Intel有最好的技术，两家选择了FinFET，自然而然整个产业链就跟着走，SOI工艺也就只能在射频和传感器市场找存在感了。
之前提到，当年胡正明教授及其团队认为恐怕很难有厂商可以把SOI基体做到5nm，但在不久前，胡正明教授表示：“法国Soitec公司改变了这种情况，他们开始推出300mm UTB-SOI的晶圆样品，这些晶圆的顶层硅膜原始厚度只有12nm，然后再经处理去掉顶部的7nm厚度硅膜，最后便可得到5nm厚度的硅膜。这便为UTB-SOI技术的实用化铺平了道路。”
胡正明教授认为：FinFET和UTB-SOI技术是可以并存的，不过在未来几年内，两者都会想尽办法彼此超越对方成为主流技术。现在Intel采用了FinFET技术，原因是这种技术可以让微处理器的性能相对更强。他认为台积电公司会在14nm节点开始采用FinFET技术，然后则会为低功耗产品的用户推出应用了UTB-SOI技术的产品。而联电公司则会减轻对FinFET技术的投资力度，并直接转向UTB-SOI技术。
微电子所新工艺值得期待
不是要介绍微电子所的下一代新型FinFET逻辑器件工艺么？为何整了这么多FinFET和SOI的相关内容？这是因为微电子所的新工艺某种程度上可以理解为是对FinFET和SOI优点的集成。
由于技术和商业上的原因，摩尔定律也失去了效力，而且受制于光刻技术、硅材料的极限等因素，芯片制程提升很可能会遭遇瓶颈。这种情况下，若要再进一步提升芯片性能，将FinFET和SOI相结合的道路不失为解决之道——采用FinFET晶体管+SOI衬底来提升芯片性能，毕竟FinFET（晶体管）+FD-SOI（底衬）显然是优于FinFET（晶体管）+硅衬底的。而这也是FOI FinFET已经成为重要的研究方向的原因之一。
而微电子所的新工艺就类似于FinFET（晶体管）+FD-SOI（底衬）的思路，并加入了自己独有的创新，能有效弥补FOI FinFET的固有缺陷，并有增强了电子迁移率、成本更低等优势。
也正是因此，微电子所的新型FinFET器件工艺能够得到IBM、意法半导体等国际知名主流集成电路公司的热切关注。
必须指出的是，能否被商业化，技术指标是一方面，产业联盟也非常重要，如果国内研究所、企业能够和IBM、意法半导体、格罗方德等公司组成产业联盟，共同推广这项工艺，也许能有所斩获。
